ODT在手，DDR5布線可以任性走？
發布時間：2022-12-27 12:56
作者：一博科技高速先生成員 姜杰
ODT是On Die Termination的縮寫，又叫片內端接，顧名思義，就是把端接電阻放在了芯片內部。作為一種端接，ODT可以減小反射，對信號質量的改善顯而易見，SI攻城獅很喜歡；作為一種片內端接，由于去掉了PCB上的終端電阻，大大的簡化了設計，Layout攻城獅很鐘意；作為一種可以靈活配置的片內端接，硬件攻城獅也愛不釋手。總而言之，喜大普奔。
早在DDR2時代，數據信號就有了ODT功能，隨著信號速率的提升和負載數量的增加，大家發現地址、控制和時鐘（簡稱CAC）信號更需要這個功能，于是，又都在期待CAC信號的ODT功能什么時候能安排上，這一等就等了三代。
終于，DDR5 CAC信號的ODT閃亮登場！
我猜最激動還是Layout攻城獅：DDR5的CAC信號有了ODT功能，PCB布線約束可以放寬松了嗎？畢竟，哪里信號質量差就可以端接哪里，So easy。
帶著這個問題，開始我們今天的研究。先熟悉一下仿真對象：DDR5地址信號，走線為Flyby拓撲，一驅五，信號速率2800Mbps。
ODT的設置選項如下，分別是ODT off、40歐姆ODT、60歐姆ODT、80歐姆ODT、240歐姆ODT和480歐姆ODT。
不管是否心存僥幸，還是先看看沒有端接（ODT off）的地址信號波形（按照DDR由近及遠的順序，器件位號依次是U1、U2、U3、U4、U5）：
不出所料，信號質量果然差。為了看的更清楚，我們把近端U1的信號波形和眼圖單獨拿出來，簡直差到沒眼看。
是時候展示ODT的作用了，既然所有的DDR信號質量都這么差，那就上點狠活，把所有的DDR都配置40歐姆ODT，讓我們拭目以待。
哦豁，除了近端的兩個DDR信號質量改善較大，其它DDR的信號質量似乎并未達到預期的效果。高速先生陷入了沉思，難道是ODT阻值選擇有問題？試試所有ODT均為480歐姆。
不行，再試試ODT從U1到U5逐個遞增，依次為ODT40\ODT60\ODT80\ODT240\ODT480
還是不行，再試試ODT從U1到U5逐個遞減，依次ODT480\ODT240\ODT80\ODT60\ODT40
信號有優化，但還是不理想。回到我們熟悉的老套路，僅末端的U5設置ODT40，同時，其它DDR選擇ODT off。可以發現，各DDR的信號質量均有較大的改善，也都能滿足協議要求了。
看到這里，對于DDR5的CAC信號能否任性走線的問題，想必大家都已經有了判斷：答案是否定的。ODT確實可以改善信號質量，但不是萬能的。正所謂隨心所欲不逾矩，該遵守的布線規則還是要老實遵守，畢竟，DDR5的CA信號速率已經到了3200Mbps，甚至有可能更高，更何況還要應對一驅多的復雜拓撲。
問題來了
本案例中的一驅五DDR地址信號，為何每個顆粒都設置了端接的信號質量，反倒不如僅設置末端端接的好？
